EMC服务项目 EMC同步研发服务 EMC诊断和评估 EMC整改与解决 EMC技术标准 成功案例 技术咨询

成功案例

您现在的位置:首页 > 解决方案 > 成功案例
电磁兼容加固实例分析更新时间:2016-02-29    浏览次数:

    摘要:电子、电气设备超过电磁兼容性限值标准后,如何结合设备的实际情况、分析测试曲线、寻找超标原因、提出有效地解决方案并最终使设备满足电磁兼容性限值要求。

    关键词:电磁兼容超标  电磁兼容加固


    实例一:雷达设备

    在数字电路密集,功能复杂的现实情况下,电路产生的干扰在所难免,同时数字电路又容易受到外界的干扰。所以有必要在产品设计时考虑电磁兼容性,以便在设计初期采取相应措施来降低干扰源的能量。下面就雷达某设备在设计中容易出现的实例问题作个介绍。

    该雷达某设备机箱在进行GJB-151A  RE102初测时的曲线如图1所示。

可以看出设备在30MHz、60MHz—90MHz时大部分频段超标。为了能尽快找出超标的原因我们可以用频谱分析仪找到他们泄露的位置。                  

    由于设备已经是定型的结构和电路,因此不能更改他的结构和电路。只能在原有结构和电路的基础上加以改进。

    众所周知,通常机箱结构对辐射发射有影响。机箱内的元器件、集成块、印刷电路板的走线、以及有信号电流经过的地方都可能向周围空间辐射电磁能量,频率越高就越容易产生电磁辐射。如果采用非屏蔽机箱,则这些电磁能量就会辐射到机箱外部。如果采用金属机箱,或在非金属机箱内喷涂一层金属作为屏蔽层,则电磁能量就有可能被限制在机箱内。

图1 雷达某设备在加固前的GJB151A  RE102测试曲线


图2 雷达某设备的实物照片


    1、采取机箱加固措施

    为判别设备的辐射干扰是否主要由机箱泄漏引起,可将设备电缆、控制连接线拆除,只保留电源线(电源线已滤波处理)让设备正常工作,然后再测量辐射干扰场强。结果显示仍有部分频点超标,说明机箱泄漏或电源线有明显的泄露。为了进一步确定是电源线还是机箱泄露还是二者都有。这时可用近场磁场探头(探头接频谱分析仪)沿孔缝移动,寻找泄漏点,可观察不同频率的泄漏情况。结果在机箱靠近电源的缝隙发现较大的泄漏场强,临时将该处贴一条金属导电带,该金属带应与机箱的金属面有良好的导电搭接。发现辐射场强明显减小,说明机箱有泄露。

    加固措施是使缝隙尺寸满足要求,可添加导电衬垫。也可采用波导设计、缩短连接螺丝的间距等等。在解决好机箱屏蔽的前提下,将电缆、控制线(外连电缆和控制线已经做好屏蔽处理)连接好,继续测试RE102发现有明显改善,如图3所示,但是仍有超标点。

图3 对机箱泄露采取加固措施后的RE102测试曲线

    2、采取滤波加固措施

    由于屏蔽体内部的电磁干扰可以耦合到连接I/O接口的导线(或电缆)以及电源线上,并产生干扰电流,传导到屏蔽体外,对外界造成传导干扰和辐射干扰;同样,外界电磁干扰也可以通过连接到I/O接口的导线(或电缆)以及电源线传导进入屏蔽体内,或通过电磁感应产生干扰电流进入屏蔽体内,对屏蔽体内部造成辐射干扰。

    低通滤波器是抑制和防止干扰的一项重要措施,可以显著地减小传导干扰的电平。    

    对于电源线其干扰频谱成份远高于工频频率,因此低通滤波器对于干扰频谱成份有良好的抑制能力,而给予工频频率以无衰减地通过。

    对于I/O接口导线其干扰频谱成份也高于工作频段,因此低通滤波器对于干扰频谱成份有良好的抑制能力,而给予工作频段以无衰减地通过以。

    由于I/O接口导线的工作频段远高于电源线的工频频率,因此他们所采用低通滤波器的插入损耗特性是不同的,所采用的软磁磁材也不同,前者采用镍铁类磁材而后者采用锰锌类磁材。

    2.1 电缆和控制线的加固

    a) 将现有连接器换成带有滤波的同型号连接器。

    b) 重新整理滤波器的输入输出线,防止输入、输出线之间的耦合,确保滤波器的滤波效果不变差。

    c) 屏蔽电缆屏蔽层采用多点接地。

    d) 将连接器的悬空插针接到地电位,防止产生天线效应。

    2.2 电源线的加固

    对于金属屏蔽机箱,应选用独立的金属外壳电源滤波器和安装在电源线入口处,并确保滤波器外壳与设备机箱(地)良好电接触。滤波器接地点通常固定在机箱或电缆出口处的公共接地金属构件上。如图4所示。

图4 电源滤波器正确接地方法

    通过以上滤波加固处理后, RE102测试的结果非常理想,曲线见图5.

图5 采取滤波加固措施后的RE102测试曲线

    总之,前面几种方法对提高电磁兼容性都有好处,但应用最为广泛的是改变地线结构和电线电缆的分类加固方法,这些方法不仅节约成本,而且是最有效的整改加固方法。屏蔽虽然会增加成本,但是其所起到的屏蔽效能有时是其它方法无法媲美的。所以,在实际的整改加固中应以改变地线结构、电线电缆的分类加固、改善屏蔽的方法为主,以其它方法为辅,来掌握并运用EMC加固技术。


    实例二:数字电路的晶振

    在数字电路设计中,谁都离不开晶振,晶振可为数字电路提供一个基准信号,其振荡频率越高,产生的谐波就越丰富,换句话说也就是干扰越大。在许多数字电路中晶振的外壳没有接地,PCB板也没有提供足够的接地面积。

    越来越多的电子工程师注意到,晶振外壳的接地能有效降低干扰,所以在PCB板布线留有一块与晶振面积相当的去掉阻焊层的地线,并将晶振的外壳焊在上面。

    晶体振荡电平必须满足一定幅度,数字电路才能按一定的时序工作,然而晶振所产生的倍频谐波会产生骚扰,严重时还会干扰敏感电路。

    图6是25MHz晶振所产生的倍频干扰幅度,图中可见在2、3、4、5、6…次的倍频都产生一个高的尖峰,他们是25MHz倍频的典型频谱图,该频谱图表明晶振电路或地线处置不良, 因此必须减小晶振谐波辐射。

    1、采取接地加固措施

    进行晶振外壳接地处理, 应保证晶振周围接地面积尽量大。

    将晶振外壳接地后,该频点如仍然超,但幅值有所降低,那末还应减小晶振谐波辐射。

    2、采取抑制振幅加固措施


图6 晶振电路加固前的典型频谱图

    a) 在保证灵敏度和信噪比的情况下,可以采用增加衰减器的办法。如VCD、DVD视盘机中的晶振,它对电磁兼容性影响较为严重,这时降低使用晶振频率是可行的方法之一,但不是唯一的解决方法。我们还可以采取其他措施减小晶振倍频幅度:

    b) 通过高頻示波器观察晶振波形是否接近正弦波,否则调整晶振的接地电容来改善波形;

    c) 晶振与解码芯片相连的脚上,加串电抗较小、阻抗较大的磁珠, 在电抗增加不多情况下,要

求磁珠的阻抗在大于50 MHz后越大越好;

    d) 检查解码芯片供电回路、解码芯片晶振时钟回路、高速信号回路以及晶振旁边的布线回路等的面积是否过大,如果是,则须设法减小他们的回路面积;

    e) 如果以上措施原本已部分落实,而其余措施又难以实施时,则只能在输出线上串磁珠,套磁环,但仅是权宜之计。

     如图7所示:



图8  晶振电路加固后的频谱图

0

版权所有:济南菲奥特电子设备有限公司 地址:山东省济南市天桥区梓东大道1号鑫茂齐鲁科技城20栋 备案号:鲁ICP备16005018号 技术支持:三五互联